// megafunction wizard: %Unique Chip ID Intel FPGA IP v18.0% // GENERATION: XML // uniqueid2.v // Generated using ACDS version 18.0 614 `timescale 1 ps / 1 ps module uniqueid2 ( input wire clkin, // clkin.clk input wire reset, // reset.reset output wire data_valid, // output.valid output wire [63:0] chip_id // .data ); altchip_id #( .DEVICE_FAMILY ("MAX 10"), .ID_VALUE (64'b1111111111111111111111111111111111111111111111111111111111111111), .ID_VALUE_STR ("00000000ffffffff") ) uniqueid2_inst ( .clkin (clkin), // clkin.clk .reset (reset), // reset.reset .data_valid (data_valid), // output.valid .chip_id (chip_id) // .data ); endmodule // Retrieval info: // // Retrieval info: // Retrieval info: // Retrieval info: // Retrieval info: // IPFS_FILES : uniqueid2.vo // RELATED_FILES: uniqueid2.v, altchip_id.v