`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 15:15:49 03/12/2019 // Design Name: // Module Name: Layer2_Pool_Top // Project Name: // Target Devices: // Tool versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // ////////////////////////////////////////////////////////////////////////////////// module Layer2_Pool_Top #( parameter bits = 16 , //quantization bit number parameter bits_shift = 4 , //we can shift but not multy parameter channel_bits = 64 , //channel_paralell_num*bits parameter channel_bits_shift = 6 , parameter channel_in_num = 32 , parameter channel_out_num = 8 ) ( input clk_in, input rst_n, input [(channel_in_num<